Docket No. 242451US2S/hyc

IN THE UNITED STA TENT AND TRADEMARK OFFICE

' IN RE APPLICATION OF: Tomoharu TANAKA

GAU: 2816

SERIAL NO: 10/656,254

EXAMINER:

FILED:

September 8, 2003

FOR:

DELAY CIRCUIT HAVING FUNCTION OF FILTER CIRCUIT

REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313

| SIR: | | | | |
|---|---|---------------------------------------|-----------------------------------|--------------|
| ☐ Full benefit of the filing date of provisions of 35 U.S.C. §120. | U.S. Application Serial Number | , filed | , is claimed pursuar | it to the |
| ☐ Full benefit of the filing date(s) §119(e): | of U.S. Provisional Application(s) <u>Application No.</u> | is claimed pursu <u>Date Filed</u> | | of 35 U.S.C. |
| Applicants claim any right to p the provisions of 35 U.S.C. §17 | riority from any earlier filed applica.9, as noted below. | ations to which the | ney may be entitled p | oursuant to |
| In the matter of the above-identified | application for patent, notice is he | reby given that t | he applicants claim a | as priority: |
| <u>COUNTRY</u> JAPAN | <u>APPLICATION NUMBER</u> 2003-192232 | | TH/DAY/YEAR , 2003 | |
| Receipt of the certified copi acknowledged as evidenced (A) Application Serial No.(s (B) Application Serial No.(s are submitted herewith | ayment of the Final Fee on Serial No. filed ational Bureau in PCT Application es by the International Bureau in a by the attached PCT/IB/304. by were filed in prior application Ser | timely manner u | nder PCT Rule 17.1(iled ; and | a) has been |
| • | | Respectfully Su | hmittad | |
| | | /) ' | • | |
| | | OBLON, SPIVA MAIER O NEU | AK, McCLELLAND STADT, V.C. | , |

Customer Number

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) Marvin J. Spivak

Registration No. 24,913

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 7月 4日

出 願 番 号 Application Number:

特願2003-192232

[ST. 10/C]:

[JP2003-192232]

出 願 人
Applicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年 9月 2日





【書類名】 特許願

【整理番号】 A000301052

【提出日】 平成15年 7月 4日

【あて先】 特許庁長官 殿

【国際特許分類】 H03K 5/13

【発明の名称】 遅延回路

【請求項の数】 7

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】 田中 智晴

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要 【書類名】

明細書

【発明の名称】 遅延回路

【特許請求の範囲】

【請求項1】 第1の電源と第1のノードの間に接続され、入力信号に応じ てスイッチングされる第1のスイッチと、

電流通路の一端が前記第1のノードに接続され、前記入力信号に応じてスイッ チングされる第2のスイッチと、

前記第2のスイッチの電流通路の他端と第2の電源との間に接続され、定電流 からなる制御信号に応じて定電流を流す第3のスイッチと、

前記第1のノードと前記第2の電源との間に接続されキャパシタと、

第1の入力端に前記第1のノードの電位が供給され、第2の入力端に前記制御 信号に応じた電位が供給され、前記第1のノードの電位と前記制御信号に応じた 電位とを比較し、出力端子から出力信号を出力する差動増幅器と

を具備することを特徴とする遅延回路。

【請求項2】 前記差動増幅器は、

電流通路の一端に前記第1の電源が供給される第4のスイッチと、

電流通路の一端が前記第4のスイッチの他端に接続され電流通路の他端が前記 第2の電源に接続され、ゲートが前記第1の入力端に接続された第5のスイッチ と、

電流通路の一端に前記第1の電源が供給され、ゲートが前記第4のスイッチの ゲート及び前記第4のスイッチの電流通路の他端に接続された第6のスイッチと

電流通路の一端が前記第6のスイッチの他端に接続され電流通路の他端が前記 第2の電源に接続され、ゲートが前記第2の入力端に接続された第5のスイッチ と

を具備することを特徴とする請求項1記載の遅延回路。

【請求項3】 第1のカレントミラー回路と、

電流通路の一端が前記第1の電源に接続され、ゲートが前記第1のカレントミ ラー回路の出力ノードに接続された第7のスイッチと、

電流通路の一端が前記第7のスイッチの他端に接続され、他端が前記第2の電源に接続され、ゲートが前記第7のスイッチの他端、前記第3のスイッチのゲート、及び前記差動増幅器の第2の入力端に接続され、第2のカレントミラー回路を構成する第8のスイッチと

を含む定電流源回路をさらに具備することを特徴とする請求項1記載の遅延回 路。

【請求項4】 第1の電源と第1のノードのスイッチングを行う第1のスイッチと、

第2の電源と前記第1のノードのスイッチングを行う第2のスイッチと、

前記第1のノードに一端が接続されるキャパシタと、

定電流出力端子を有する定電流源と、

前記定電流出力端子にドレインとゲートが共通接続され、ソースが前記第1の電源に接続される第1の第1タイプMOSトランジスタと、

前記第1のノードと前記定電流出力端子の電圧を比較し、比較結果を第1の出力端子に出力するカレントミラー型差動増幅器と

を具備することを特徴とする遅延回路。

【請求項5】 前記差動増幅器は、ソースが前記第2の電源に共通接続され、ゲートが共通接続される第1、第2の第2タイプMOSトランジスタと、ソースが前記第1の電源に共通接続され、ゲートがそれぞれ前記第1のノードと前記定電流出力端子に接続される第2、第3の第1タイプMOSトランジスタとにより構成され、前記第1の第2タイプMOSトランジスタのドレインは前記第2の第1タイプMOSトランジスタのドレインに接続され、前記第2の第2タイプMOSトランジスタのドレインは方記第3の第1タイプMOSトランジスタのドレインはきらにそのゲートに接続されることを特徴とする請求項4記載の遅延回路。

【請求項6】 前記第1のスイッチは第4、第5の第1タイプMOSトランジスタが直列接続されて構成され、前記第5の第1タイプMOSトランジスタのゲートは前記定電流出力端子に接続されることを特徴とする請求項4又は5記載の遅延回路。

【請求項7】 前記第2のスイッチは第3の第2タイプMOSトランジスタを含み、前記第3の第2タイプMOSトランジスタのゲートと前記第4の第1タイプMOSトランジスタのゲートは共通接続されることを特徴とする請求項6記載の遅延回路。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、例えば半導体メモリなどの半導体装置に適用され、例えばノイズを 除去するフィルタとしての機能を有する遅延回路に関する。

[0002]

【従来の技術】

半導体装置においては、種々の遅延時間を有する遅延回路が使われる。半導体装置において、もっとも典型的な遅延回路は、複数のインバータ回路により構成されたインバータ・チェーンである。1つのインバータ回路が有する遅延時間を1nsecとすると、10個のインバータ回路により構成されたインバータ・チェーンは10nsecの遅延時間を得ることができる。しかし、インバータ回路の特性は、電源電圧や温度、インバータ回路を構成するトランジスタの加工精度によって変化する。このため、インバータ・チェーン・タイプの遅延回路の遅延時間は、時として大きくばらつく。また、抵抗素子とキャパシタを組み合わせたRC時定数を用いたタイプの遅延回路もある。しかし、この遅延回路も、抵抗素子やキャパシタの加工精度や温度によってその遅延時間がばらつく。

[0003]

近年、遅延回路を構成するトランジスタの加工ばらつきや電源電圧の変化、温度変化を補償することにより、安定した遅延時間が得られるように改良された遅延回路が提案されている(特許文献1、特許文献2、特許文献3参照)。さらに、電源電圧の上昇に伴い遅延時間が短くなる遅延回路が開発されている(特許文献4)。

[0004]

【特許文献 1】

特開平8-70242号公報

[0005]

【特許文献2】

米国特許第5627488号明細書

[0006]

【特許文献3】

米国特許第5969557号明細書

[0007]

【特許文献4】

特開平8-190798号公報

[0008]

【発明が解決しようとする課題】

半導体装置は、その電源電圧が低下するに従い従来の遅延回路では安定な遅延時間が得られなくなりつつある。すなわち、遅延回路を構成するインバータ回路などの論理回路や、遅延信号を出力するための出力回路自体の遅延が顕在化し、遅延回路自体が安定でも、結果として得られる遅延時間が電源電圧によって大きくばらつく。

[0009]

本発明は、上記課題を解決するためになされたものであり、その目的とすると ころは、電源電圧に依存せず安定な遅延時間を得ることが可能な遅延回路を提供 しようとするものである。

[0010]

【課題を解決するための手段】

本発明の一態様の遅延回路は、上記課題を解決するため、第1の電源と第1の ノードの間に接続され、入力信号に応じてスイッチングされる第1のスイッチと 、電流通路の一端が前記第1のノードに接続され、前記入力信号に応じてスイッ チングされる第2のスイッチと、前記第2のスイッチの電流通路の他端と第2の 電源との間に接続され、一定の電流からなる制御信号に応じて定電流を流す第3 のスイッチと、前記第1のノードと前記第2の電源との間に接続されキャパシタ と、第1の入力端に前記第1のノードの電位が供給され、第2の入力端に前記制御信号に応じた電位が供給され、前記第1のノードの電位と前記制御信号に応じた電位とを比較し、出力端子から出力信号を出力する差動増幅器とを具備している。

$[0\ 0\ 1\ 1]$

前記差動増幅器は、電流通路の一端に前記第1の電源が供給される第4のスイッチと、電流通路の一端が前記第4のスイッチの他端に接続され電流通路の他端が前記第2の電源に接続され、ゲートが前記第1の入力端に接続された第5のスイッチと、電流通路の一端に前記第1の電源が供給され、ゲートが前記第4のスイッチと、電流通路の一端が前記第4のスイッチの電流通路の他端に接続された第6のスイッチと、電流通路の一端が前記第6のスイッチの他端に接続され電流通路の他端が前記第2の電源に接続され、ゲートが前記第2の入力端に接続された第5のスイッチとを具備している。

[0012]

また、前記遅延回路は、第1のカレントミラー回路と、電流通路の一端が前記第1の電源に接続され、ゲートが前記第1のカレントミラー回路の出力ノードに接続された第7のスイッチと、電流通路の一端が前記第7のスイッチの他端に接続され、他端が前記第2の電源に接続され、ゲートが前記第7のスイッチの他端、前記第3のスイッチのゲート、及び前記差動増幅器の第2の入力端に接続され、第2のカレントミラー回路を構成する第8のスイッチとを含む定電流源回路をさらに具備している。

[0013]

さらに、本発明の他の態様の遅延回路は、第1の電源と第1のノードのスイッチングを行う第1のスイッチと、第2の電源と前記第1のノードのスイッチングを行う第2のスイッチと、前記第1のノードに一端が接続されるキャパシタと、定電流出力端子を有する定電流源と、前記定電流出力端子にドレインとゲートが共通接続され、ソースが前記第1の電源に接続される第1の第1タイプMOSトランジスタと、前記第1のノードと前記定電流出力端子の電圧を比較し、比較結果を第1の出力端子に出力するカレントミラー型差動増幅器とを具備している。

[0014]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。

[0015]

図1、図2は、本発明の実施形態を示す図である。図1は、遅延回路10を示し、図2は遅延回路10に定電流を供給する定電流源回路20を示している。ここで、Qnの符号が付されたトランジスタはNMOSトランジスタであるが、トランジスタであるが、トランジスタのより低い閾値を有している。また、Qpの符号が付されたトランジスタはPMOSトランジスタである。Qpiの符号が付されたトランジスタもPMOSトランジスタであるが、トランジスタQpより高い閾値を有している。すなわち、トランジスタQni、Qpiは、ほぼ0Vの閾値電圧を有している。

[0016]

図1において、ナンド回路G1の入力端には、入力信号INと制御信号PONが供給される。制御信号PONは、例えば半導体装置に電源が投入され、半導体装置内の電源電圧が所定のレベルに達した時に発生される信号である。電源電圧VCCが供給される端子と接地間には、PMOSトランジスタQp1、NMOSトランジスタQn1、及びトランジスタQni1が直列接続されている。ナンド回路G1の出力端は、インバータ回路11を構成するPMOSトランジスタQp1、NMOSトランジスタQn1のゲートに接続されている。NMOSトランジスタQni1のゲートには、定電流源回路20から供給される信号IREFが供給されている。NMOSトランジスタQni1は信号IREFに応じて定電流を流す。PMOSトランジスタQp1とNMOSトランジスタQn1との接続ノードMONと接地間にはキャパシタC1が接続されている。

$[0\ 0\ 1\ 7]$

入力信号INと制御信号PONが共にハイレベルである場合、ナンド回路G1の出力信号はローレベルとなり、PMOSトランジスタQp1が導通する。このため、接続ノードMONに接続されたキャパシタC1が電源電圧VCCにより充電される。また、ナンド回路G1の入力信号INあるいは制御信号PONがロー

レベルである場合、ナンド回路G1の出力信号はハイレベルとなる。このため、NMOSトランジスタQn1が導通する。信号IREFによりNMOSトランジスタQni1が導通すると、キャパシタC1に充電された電荷が放電され、接続ノードMONから接地電位に向かって定電流が流れる。

[0018]

一方、カレントミラー型差動増幅器12はNMOSトランジスタQni2、Q ni3、PMOSトランジスタQpi1、Qpi2により構成されている。PM OSトランジスタQp2、NMOSトランジスタQn2、ナンド回路G2、イン バータ回路INV1は差動増幅器12の動作/非動作を制御する。PMOSトラ ンジスタQp2は電源電圧VCCの供給端子とPMOSトランジスタQpi1、 Qpi2の一端部との間に接続されている。このPMOSトランジスタQp2の ゲートには前記ナンド回路G2の出力信号が供給されている。このナンド回路G 2の一方入力端には、前記ナンド回路 G 1 の出力信号が供給され、他方入力端に は後述する信号OUTが供給されている。PMOSトランジスタQpil、Qp i2の他端は、NMOSトランジスタQni2、Qni3の一端部にそれぞれ接 続されている。さらに、PMOSトランジスタQpi1、Qpi2のゲートは、 互いに接続されるとともに、PMOSトランジスタQpi1、NMOSトランジ スタQni2の接続ノードに接続されている。NMOSトランジスタQni2の ゲートは前記接続ノードMONに接続され、NMOSトランジスタQni3のゲ ートには、前記信号IREFが供給されている。前記NMOSトランジスタQn i2、Qni3の他端部と接地間には、前記NMOSトランジスタQn2が接続 され、このNMOSトランジスタQn2のゲートには、前記インバータ回路IN V1を介して前記ナンド回路G2の出力信号が供給される。

$[0\ 0\ 1\ 9]$

上記差動増幅器12は、前記入力信号INあるいはPONのどちらかがローレベルで、且つ、信号OUTがハイレベルのとき、動作状態となる。すなわち、このとき、ナンド回路G2の出力信号がローレベルとなり、PMOSトランジスタQp2とNMOSトランジスタQn2が導通される。この状態において、差動増幅器12は、接続ノードMONの電位と信号IREFに応じた電位との電位差を

検出し、この検出結果をPMOSトランジスタQpi2とNMOSトランジスタQni3との接続ノードAMPoutに出力する。

[0020]

前記接続ノードAMPoutには、ラッチ回路13が接続されている。このラ ッチ回路13は、PMOSトランジスタQp3、Qpi3、Qp4、NMOSト ランジスタQn3、Qn4、Qn5により構成されている。前記PMOSトラン ジスタQp3、NMOSトランジスタQn3、Qn4は、電源電圧VCCの供給 端子と接地間に直列接続されている。PMOSトランジスタQp3、NMOSト ランジスタQn3のゲートは、前記ナンド回路G1の出力端に接続されている。 PMOSトランジスタQp3、NMOSトランジスタQn3の接続ノードは、前 記接続ノードAMPoutに接続されるとともに、前記PMOSトランジスタQ pi3、NMOSトランジスタQn5のゲートに接続される。これらトランジス タQpi3、Qn5は、電源電圧VCCの供給端子と接地間に直列接続されてい る。これらトランジスタQpi3、Qn5の接続ノードINVoutは、前記N MOSトランジスタQn4のゲートに接続されるとともに、前記PMOSトラン ジスタQp4を介して電源電圧VCCの供給端子に接続されている。このトラン ジスタQp4のゲートには、制御信号PONが供給されている。さらに、前記接 続ノードINVoutはインバータ回路INV2の入力端に接続されている。こ のインバータ回路INV2の出力端から前記信号OUTが出力される。

[0021]

上記ラッチ回路13において、入力信号INと制御信号PONが共にハイレベルのとき、ナンド回路G1の出力信号はローレベルとなり、PMOSトランジスタQp3が導通する。このため、接続ノードAMPoutはハイレベルとなり、接続ノードINVoutはローレベルとなる。この結果、インバータ回路INV2の出力信号OUTはハイレベルとなる。このときNMOSトランジスタQn4は非導通である。

[0022]

一方、前記入力信号INか制御信号PONのどちらかがローレベルである場合、ナンド回路G1の出力信号がハイレベルとなる。このため、NMOSトランジ

スタQn3が導通する。仮に、接続ノードINVoutがハイレベルである場合

、NMOSトランジスタQn4も導通しているため、トランジスタQn3、Qn 4により、接続ノードAMPoutがローレベルに引き下げられる。このため、 接続ノードAMPoutがローレベル、接続ノードINVoutがハイレベルの 状態にラッチされる。なお、このラッチ状態は、制御信号PONがローレベルで ある場合、PMOSトランジスタQp4が導通するため、簡単に作ることができ る。すなわち、制御信号PONは、電源投入前ローレベルである。このため、ト ランジスタQp4は導通され、接続ノードINVoutはハイレベル、出力信号 OUTはローレベルにリセットされている。この状態において、電源投入後に、 制御信号PONがハイレベルになると、PMOSトランジスタQp4は非導通と なり、遅延回路10の出力信号OUTは入力信号INに応じて変化する。

[0023]

図2に示す定電流源回路20は、2つのカレントミラー回路21、22を有し ている。カレントミラー回路21は、PMOSトランジスタQpi4、Qpi5 、NMOSトランジスタQn6、Qni4、及び抵抗R1により構成されている 。すなわち、PMOSトランジスタQpi4、NMOSトランジスタQn6は電 源電圧VCCの供給端子と接地間に直列接続され、PMOSトランジスタQpi 5、Qni4、及び抵抗R1は、電源電圧VCCの供給端子と接地間に直列接続 されている。PMOSトランジスタQpi4、Qpi5のゲートは互いに接続さ れ、さらに、PMOSトランジスタQpi5とQni4の接続ノードN1、及び PMOSトランジスタQpi6のゲートに接続されている。また、前記NMOS トランジスタQn6、Qni4のゲートは互いに接続され、さらに、前記PMO SトランジスタQpi4とNMOSトランジスタQn6との接続ノードN2に接 続されている。

[0024]

また、前記カレントミラー回路22を構成するPMOSトランジスタQpi6 とNMOSトランジスタQni5は、電源電圧VCCの供給端子と接地間に直列 接続されている。PMOSトランジスタQpi6のゲートはNMOSトランジス タQn7を介して接地される。このNMOSトランジスタQn7のゲートにはイ

ンバータ回路INV3を介して制御信号PONが供給される。前記PMOSトランジスタQpi6とNMOSトランジスタQni5の接続ノードはNMOSトランジスタQni5のゲートに接続され、このゲートは、図1に示すトランジスタQni1及びQni3のゲートに接続されている。このゲートより定電流出力としての前記信号IREFが出力される。

[0025]

上記構成において、カレントミラー回路21を構成するPMOSトランジスタ Qpi5に流れる電流Ibは、PMOSトランジスタQpi4に流れる電流Ia にミラーされる。このため、電流 I a と電流 I b は等しい (I a = I b)。さら に、NMOSトランジスタQn6を流れる電流Iaは、NMOSトランジスタQ ni4に流れる電流Ibにミラーされる。このため、NMOSトランジスタQn i4と抵抗R1の接続ノードN3の電圧は、NMOSトランジスタQn6の閾値 電圧からNMOSトランジスタQni4の閾値電圧を引いた値となる。通常、こ の値は温度や電源電圧に依存しない。しかも、NMOSトランジスタQn6の閾 値電圧のばらつきとNMOSトランジスタQni4の閾値電圧が連動するため、 非常に安定である。接続ノードN3の電位が例えば0.4V、抵抗R1を例えば 400 KΩとすると I a = I b = 1 μ Aとなる。 さらに、 PMOSトランジスタ Qpi5とPMOSトランジスタQpi6はミラー接続されている。このため、 PMOSトランジスタQpi6に流れる電流 І c は電流 І bと等しくなる (І b = I c)。NMOSトランジスタQni5を流れる電流Icは定電流である。よ って、NMOSトランジスタQni5とミラー接続された図1に示すNMOSト ランジスタQni1とQni3も定電流Icを流す。NMOSトランジスタQn i5は、それを流れる電流がIcとなるように信号IREFに応じた電位が決ま る。

[0026]

図2に示す定電流源回路20は、制御信号PONによって起動される。すなわち、制御信号PONがローレベルの時、NMOSトランジスタQn7が導通し、PMOSトランジスタQpi5、Qpi6のゲートが接地電位に引き落とされる。この後、制御信号PONがハイレベルとなると、NMOSトランジスタQn7

が非導通となり、上記動作により信号IREFは安定点に収束する。

[0027]

図3は、図1に示す遅延回路10の動作を示している。図3を用いて、遅延回路10の動作について説明する。

[0028]

先ず、時間 t 1 まで信号PONはローレベルであり、図1に示す遅延回路10及び図2に示す定電流源回路20はリセット状態とされている。このとき、接続ノードMON、接続ノードAMPout、出力信号OUTは、いずれも接地レベル(0V)であり、接続ノードINVoutは電源電圧VCCとなっている。

[0029]

時間 t 2 において、入力信号 I Nが立ち上がると、PMOSトランジスタQp 1、Qp 3 が導通し、少し遅れた時間 t 3 において、接続ノードMONと接続ノードAMP o u t の電位が立ち上がり、電源電圧 V C C に向かい始める。接続ノードAMP o u t がハイレベルになると、時間 t 4 において、接続ノード I N V o u t が立ち下がり、0 V に向かい始める。さらに、出力信号 O U T は、接続ノード I N V o u t がローレベルになると、時間 t 5 において、電源電圧 V C C に向かい始める。入力信号 I Nがハイレベルの間、差動増幅器 1 2 は非動作状態である。

[0030]

時間 t 6 において、入力信号 I Nがローレベルとなると、ナンド回路 G 1 の出力信号がハイレベルとなり、NMOSトランジスタQni1が導通する。このため、キャパシタC1により接続ノードMONに蓄えられていた電荷が、NMOSトランジスタQn1、Qni1を介して放電される。NMOSトランジスタQni1を流れる電流は一定である。このため、図3に示すように、接続ノードMONの電位は、直線状に低下する。また、入力信号 I Nがローレベルとなり、ナンド回路 G 1 の出力信号がハイレベルとなると、ナンド回路 G 2 の出力信号がローレベルとなる。このため、差動増幅器 1 2 が動作し、接続ノードMONと信号 I R E F に応じた電位 V I R E F の電位差を検出する。この結果、接続ノードMONの電位が定電流 I R E F により規定される電位 V I R E F より低下すると(時

間 t 7以降)、少し遅れた時間 t 8において、接続ノードAMPoutが立ち下がり始める。接続ノードAMPoutの電位がローレベルになると、時間 t 9において、接続ノードINVoutの電位が立ち上がり始める。さらに、出力信号OUTは、接続ノードINVoutの電位がハイレベルになると、時間 t 10において、立ち下がり始める。

[0031]

このようして、図1に示す遅延回路10によれば、入力信号INがローレベルになってから出力信号OUTがローレベルになるまでのおよそ(t10-t6)の遅延時間を得ることができる。

[0032]

時間(t7-t6)は、接続ノードMONが電源電圧VCCから定電流IRE Fに応じて定まる電位VIREFになるまでの時間でほぼ決まる。これらの関係 は次式のようになる。

[0033]

 $t 7 - t 6 = C 1 \times (VCC - VIREF) / Ic$

上式より、時間(t7-t6)は電源電圧VCCが低いほど短いことが分かる。接続ノードAMPoutが時間t8から0Vに向かう速度は、NMOSトランジスタQni3が定電流Icを流すためほぼ一定である。接続ノードAMPoutが0Vに向かい始めてから出力信号OUTがローレベルになるまでの時間は、介在する2つのインバータ回路の遅延で決まる。インバータ回路の遅延は、電源電圧が低いほど長い。よって、この遅延回路10は、電源電圧VCCが低くなると時間(t7-t6)が短くなり、インバータ回路の遅延が長くなるのをキャンセルできる。したがって、安定した遅延時間を得ることができる。

[0034]

例えば、常温で、電源電圧VCCが1.8V、VIREFが0.3Vであると仮定し、時間(t7-t6)=7.5nsec、時間(t8-t7)=3nsec、時間(t10-t8)=3nsecとする。遅延時間(t10-t6)は、13.5nsecである。環境温度が常温より低温で、電源電圧VCCが2.0 Vになると、<math>VIREFが0.25Vとなり、時間(t7-t6)は8.75n

sec、時間(t8-t7)は変わらず、時間(t10-t8)はインバータ回路の遅延が短くなり1. 5 n secとなる。よって、遅延時間は13. 25 n secとなる。逆に、環境温度が常温より高温で、電源電圧VCCが1. 6 Vになると、VIREFは0. 35 Vとなり、時間(t7-t6)は6. 25 n sec、時間(t8-t7)は変わらず、時間(t10-t8)はインバータ回路の遅延が長くなり6 n secとなる。よって遅延時間は15. 25 n secとなる。さらに、NMOS NMOS NMOS

[0035]

信号 I R E F の代わりに、固定電位を N M O S トランジスタ Q n i 3 のゲート に供給したと仮定する。トランジスタ Q n i 3 の閾値電圧が上昇した時、 N M O S トランジスタ Q n i 3 が流せる電流が減り t 7 から t 8 の間の時間が長くなる。これによって、遅延時間が不安定となる。

[0036]

例えば、VIREFが0.3 Vの固定電位であるとする。常温で、電源電圧 V C C が 1.8 V として、t7-t6=7.5 n sec、t8-t7=3 n sec、t10-t8=3 n secとする。遅延時間 t10-t6 は 13.5 n secである。常温より低い温において、電源電圧 V C C が 2.0 V となると、t7-t6=8.5 n sec、t8-t7=1.5 n sec、t10-t8 はインバータ回路の遅延が短くなるため、1.5 n secとなる。よって遅延時間は 11.5 n secとなる。逆に、高温となると、電源電圧 V C C が低くなり 1.6 V となると、t7-t6=6.5 n sec、t8-t7 は長くなり 6 n sec、t1 0-t8 はインバータ回路の遅延が長くなり 6 n secとなる。よって、遅延時間は 18.5 n secとなる。さらに、NMOSトランジスタの閾値電圧が t=50 m V ぶれるとすると、遅延時間のばらつきは更に大きくなる。

[0037]

よって、固定電圧により、差動増幅器12を構成するPMOSトランジスタQ

pi3を制御した場合、遅延時間が11.5 n s e c から18.5 n s e c まで ばらつく。これに対して、図1に示すように、定電流でPMOSトランジスタQ pi3を制御した場合、遅延時間のばらつきを13.0 n s e c から15.5 n s e c の比較的狭いレンジに収めることができる。

[0038]

上記実施形態によれば、入力信号INに応じて動作するインバータ回路11に接続されたNMOSトランジスタQnilは、定電流源回路20から供給される定電流IREFにより駆動され、キャパシタC1に充電された電荷を定電流で放電する。このため、インバータ回路11の接続ノードMONの電位は一定の速度で低下する。また、差動増幅器12は、接続ノードMONの電位と、定電流源回路20から供給される定電流IREFに応じた電位VIREFとを比較し、この比較結果を接続ノードAMPoutから出力する。このように、キャパシタC1の放電時間及び差動増幅器12の基準電位としての電位VIREFを定電流源回路20から供給される定電流IREFにより制御している。このため、CR時定数回路を用いた遅延回路や、インバータ・チェーン・タイプの遅延回路に比べて、電源電圧の変動に対する遅延時間の変動の影響を低減できる。

[0039]

しかも、差動増幅器 1 2 から出力される信号の電源電圧の変動に依存した遅延時間のばらつきは、接続ノード A M P o u t に接続されるインバータ回路が有する電源電圧の変動に依存した遅延時間のばらつきと逆の特性を有している。このため、遅延回路 1 0 全体の遅延時間のばらつきを低減できる利点を有している。

[0040]

図4は、図1に示す遅延回路10を用いたノイズフィルタの一例を示している。例えば半導体装置の入力パッド31には、前記遅延回路10の入力端が接続されている。図4において、定電流源回路20は省略している。この遅延回路10の出力端及び前記入力パッド31はノア回路32の入力端に接続されている。このノア回路32の出力端はインバータ回路33に接続されている。

[0041]

上記構成において、図5に示すよう遅延回路10に設定された遅延時間DLT

よりパルス幅が広い入力信号INが入力パッド31に供給された場合、遅延回路 10からは、信号DOが出力される。この信号DOの立ち下がりは、入力信号INの立ち下がりから遅延時間DLTに応じて遅れている。インバータ回路33の 出力信号OUTは、遅延回路DLの出力信号DOと入力信号INに応じて、出力信号DOと同様の信号となる。

[0042]

一方、図6に示すように、入力信号INとして、遅延時間DLTより短い幅の ノイズが入力パッド31に供給された場合、遅延回路10の出力信号DOは変化 しない。このため、遅延回路10の出力信号DO及びインバータ回路33の出力 信号OUTは共にハイレベルのままであり、ノイズをとしての入力信号を除去す ることができる。

[0043]

その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。

[0044]

【発明の効果】

以上、詳述したように本発明によれば、電源電圧に依存せず安定な遅延時間を 得ることが可能な遅延回路を提供できる。

【図面の簡単な説明】

【図1】

本発明の実施形態に係わる遅延回路の構成を示す回路図。

【図2】

図1に示す回路に適用される定電流源回路を示す回路図。

【図3】

図1に示される遅延回路の動作タイミングを示す波形図。

【図4】

本発明が適用されるノイズフィルタ回路を示す回路図。

【図5】

図4の動作を示す波形図。

【図6】

図4の異なる動作を示す波形図。


【符号の説明】

10…遅延回路、11…インバータ回路、12…カレントミラー型差動増幅器、13ラッチ回路、20…定電流源回路、21、22…カレントミラー回路。Qn1~Qn7…比較的高い閾値を持つNMOSトランジスタ、Qni1~Qni5…比較的低い閾値を持つNMOSトランジスタ、Qp1~Qp4…比較的高い閾値を持つPMOSトランジスタ、Qpi1~Qpi6…比較的低い閾値を持つPMOSトランジスタ、C1…キャパシタ。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】 遅延回路の起動信号からその出力遅延信号までのトータルな遅延時間を安定化させることが困難であった。

【解決手段】 トランジスタQp1は電源電圧VCCの供給端子と接続ノードMONの間に接続され、接続ノードMONと接地間にトランジスタQn1とトランジスタQni1が接続される。トランジスタQp1、Qn1は入力信号により駆動される。トランジスタQni1は、定電流IREFにより駆動され、接続ノード接続されたキャパシタC1の電荷を定電流で放電する。差動増幅器12は、接続ノードMONの電位と定電流IREFに応じた電位を比較し、この比較結果を接続ノードAMPoutから出力する。

【選択図】 図1

特願2003-192232

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝

2. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝